PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-273687

(43) Date of publication of application: 26.09.2003

(51)Int.Cl.

H03H 7/075 H03H 7/46

H04B 1/44

(21)Application number: 2002-073910

(71)Applicant: HITACHI METALS LTD

(22)Date of filing:

18.03.2002

(72)Inventor: FUKAMACHI KEISUKE


KENMOCHI SHIGERU WATANABE MITSUHIRO YOKOUCHI SATOSHI

(54) HIGH-PASS FILTER. MULTI-BAND ANTENNA SWITCH CIRCUIT USING THE SAME, MULTI-BAND ANTENNA SWITCH LAMINATION MODULE, AND COMMUNICATION DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an electrostatic surge measure circuit for protecting a high frequency component such as high frequency switch or SAW filter from electrostatic surge, and an antenna switch module in which measures are taken to cope with the electrostatic surge.

SOLUTION: The high-pass filter has a serial resonance circuit composed of an inductor L1 connected between an input terminal P1 and the ground, a capacitor C1 connected between the input terminal P1 and an output terminal P2, an inductor L2 connected to the output terminal P2 and a capacitor C2 connected between the inductor L2 and the ground. Besides, in the multi-band antenna switch circuit and the multi-band antenna switch lamination module, such a high-pass filter to cope with the electrostatic surge is incorporated.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-273687 (P2003-273687A)

(43)公開日 平成15年9月26日(2003.9.26)


| (51) Int.Cl. ⁷ | | 識別記号 | FΙ | | | 3 | ;-71- }*(参考) |
|---------------------------|-------|---------------------------|---|-----------|----------------|-------|------------------------------|
| нозн | 7/075 | | H03H | 7/075 | | Z | 5 J O 2 4 |
| | 7/46 | | | 7/46 | | Α | 5 K O 1 1 |
| H 0 4 B | 1/44 | | H 0 4 B | 1/44 | | | |
| | | | 審査請求 | 未請求 | 請求項の数7 | C |) L (全 8 頁) |
| (21)出願番号 | • | 特顧2002-73910(P2002-73910) | (71) 出願人 | | 5083 金属株式会社 | | |
| (22)出顧日 | | 平成14年3月18日(2002.3.18) | 東京都港区芝浦一丁目 2番1号 | | | | |
| | | | (72)発明者 深町 啓介 埼玉県熊谷市三ヶ尻5200番地 日立金属株 式会社先端エレクトロニクス研究所内 | | | | |
| | | | (72)発明者 | | | ローク | 人们先近四 |
| | | | (72)光明有 | 東京 | | 目2番 | 1号 日立金属 |
| | | | (72)発明者 | 渡辺 | 光弘 | | |
| | | | | 埼玉 | 具態谷市三ヶ尻 | 5200番 | 地 日立金属株 |
| | | | | 式会 | 生先端エレクト | ロニク | ス研究所内 |
| | | | | | | | |

(54) 【発明の名称】 ハイパスフィルタおよびこれを用いたマルチパンドアンテナスイッチ回路、マルチパンドアンテナスイッチ積層モジュール並びに通信装置

(57)【要約】

【課題】 高周波スイッチ、SAWフィルタなどの高周波 部品を静電サージから保護する静電サージ対策回路を提 供する。また静電サージ対策の施されたアンテナスイッ チモジュールを提供する。

【解決手段】 入力端子P1とグランドとの間に接続されたインダクタL1、入力端子P1と出力端子P2との間に接続された容量C1、出力端子P2に接続されたインダクタL2、およびこのインダクタL2とグランドに接続された容量C2からなる直列共振回路を有したハイパスフィルタである。また、この静電サージ対策用ハイパスフィルタを内蔵したマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュールである。



最終頁に続く

【特許請求の範囲】

【請求項1】 入力端子および出力端子を有し、前記入力端子とグランドとの間に接続された第1のインダクタ、前記入力端子と前記出力端子との間に接続された第1の容量、前記出力端子に接続された第2のインダクタ、およびこの第2のインダクタとグランドに接続された第2の容量とからなる直列共振回路を有することを特徴とするハイパスフィルタ。

1

【請求項2】 前記第2のインダクタと前記出力端子との間に第3のインダクタおよび第3の容量からなる並列 共振回路を設けたことを特徴とする請求項1記載のハイパスフィルタ。

【請求項3】 請求項1または2記載のハイパスフィルタの入力端子にアンテナを、また前記出力端子に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路のアンテナ端子を接続したことを特徴とするマルチバンドアンテナスイッチ回路。

【請求項4】 請求項1または2記載のハイパスフィルタの出力端子にアンテナを、また前記入力端子に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路のアンテナ端子を接続したことを特徴とするマルチバンドアンテナスイッチ回路。

【請求項5】 複数の周波数の信号を送受信端子へ切り 換えを行うマルチバンドアンテナスイッチ回路におい て、前記スイッチ回路の受信端子と受信のSAWフィル タとの間に請求項1または2記載のハイパスフィルタを 挿入したことを特徴とするマルチバンドアンテナスイッ チ回路。

【請求項6】 請求項1または2記載のハイパスフィルタ及び請求項3~5に記載のマルチバンドアンテナスイッチ回路を構成するインダクタおよび容量の一部を積層基板に内蔵し、前記アンテナスイッチ回路の一部を構成するスイッチ素子、抵抗、容量、インダクタおよびSAWフィルタなどのチップ部品を積層基板上に搭載したことを特徴とするマルチバンドアンテナスイッチ積層モジュール。

【請求項7】 前記請求項1~5のいずれかに記載の静電サージ用ハイパスフィルタ及びマルチバンドアンテナスイッチ回路、又は請求項6記載のマルチバンドアンテナスイッチ積層モジュールを用いたことを特徴とする通 40信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マイクロ波帯などの高周波帯域で用いられるハイパスフィルタ、マルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール等の高周波複合部品に関し、特に1つのアンテナで送受信系を取り扱う高周波スイッチ部品における静電サージ対策に関するものである。

[0002]

【従来の技術】携帯無線通信システムには、例えば主に 欧州で盛んなEGSM(Extended Global System for Mobile Communications)方式およびDCS(Digital Cellular S ystem)方式、米国で盛んなPCS(Personal Communicatio n Service)方式、日本で採用されているPDC(Personal

Digital Cellular)方式などの様々なシステムがあるが、昨今の携帯電話の急激な普及に伴い、特に先進国の主要な大都市部においては各システムに割り当てられた周波数帯域ではシステム利用者を賄いきれず、接続が困難であったり、通話途中で接続が切断するなどの問題が生じている。そこで、利用者が複数のシステムを利用できるようにして、実質的に利用可能な周波数の増加を図り、さらにサービス区域の拡充や各システムの通信インフラを有効活用することが提唱されている。

【0003】前記利用者が複数のシステムを利用したい 場合には、各システムに対応した携帯通信機を必要な分 だけ持つか、あるいは複数のシステムで通信できる小型 軽量の携帯通信機を持つ必要がある。後者の場合、1台 の携帯通信機で複数のシステムを利用可能とするには、 システム毎の部品を用いて携帯通信機を構成すればよい が、信号の送信系においては、例えば希望の送信周波数 の送信信号を通過させるフィルタ、送受信回路を切り換 える高周波スイッチや送受信信号を入放射するアンテ ナ、また信号の受信系では、前記高周波スイッチを通過 した受信信号の希望の周波数を通過させるフィルタ等の・ 高周波回路部品が各々のシステム毎に必要となる。この ため、携帯通信機が高価になるとともに、体積および重 量ともに増加してしまい携帯用としては不適であった。 そこで複数のシステムに対応した小型軽量の高周波回路 部品が必要になってきた。例えば、EGSM、DCSに対応し たデュアルバンド対応のアンテナスイッチモジュールあ るいはEGSM、DCS、PCSの3つのシステムに対応した携帯 通信機に用いられるトリプルバンド対応のアンテナスイ ッチモジュールが特開平11-225088号公報およ び特開2000-165288号公報、米国特許公報第 5815804号等にそれぞれ開示されている。

【0004】一例としてEGSM、DCS、PCSに対応したトリプルバンドアンテナスイッチモジュールのブロック図を図17に示す。分波器(ダイプレクサ)Dipは0.9GHz帯のEGSMの信号と1.8GHz帯のDCS/PCSの信号を分波し、スイッチSW1はEGSMの送受信を切り換え、SW2はDCS、PCSの送受信を切り換える。ローパスフィルタLPF1、LPF2は送信側のパワーアンプで発生する高調波歪発生量を低減する。SAWフィルタSAW1、SAW2、SAW3は受信信号に含まれる受信帯域外のノイズを低減する役割を担う。この場合SW1、SW2にはPINダイオードを用いたPINダイオードスイッチ、あるいはGaAs FETスイッチなどが用いられる。

【0005】上述のアンテナスイッチモジュールで使用 されるPINダイオード、GaAs FET、SAWフィルタなどの高 50 周波部品は静電サージに弱く、特に携帯電話の場合、人

体からの静電サージがアンテナに入力された場合に上記 の高周波部品が破壊されるという問題があった。

【0006】また、アンテナスイッチモジュールは破壊までは至らないまでも、送信端子に接続されるパワーアンプや、受信端子に接続されるローノイズアンプなどのアンテナスイッチモジュールの後段に接続される回路を破壊する可能性もあり、静電サージに対する対策を講じることが重要であった。

【0007】静電サージ対策に係る従来技術として、特 開2001-44883号公報および特開2001-1 86047号公報が挙げられる。図14に特開2001 -44883号公報に開示された静電サージ対策を示 す。この例はアンテナ端子ANT、送信端子Tx、受信 端子Rxの各々の信号ラインにグランドに接続されたイ ンダクタL1、L2、L3とコンデンサーC1、C2、C3を挿入し たものであった(点線で囲まれた部分)。しかし、この ものでは静電サージ対策として、アンテナ端子、送信端 子、受信端子のそれぞれにインダクタおよび容量を必要 とするため、小型化、低コスト化の妨げになることはも ちろんのこと、挿入損失の劣化の原因にもなっていた。 【0008】次に、図15に特開2001-18604 7号公報に開示された静電サージ対策を示す。このもの は、2つの分波器のうち低周波数帯側の分波器Dip1にグ ランドに接続したインダクタL3を挿入したものであった (内側の点線で囲まれた部分)。 つまり 静電サージ対策 として、分波器の一部にインダクタを追加したものであ るが、実際には後述する図11に示すように300MHz付近 での減衰量は5dB以下と僅かなものしか得られず静電サ ージを対策するには不十分であった。

【0009】さらに、図16に示すように分波器を用いずに、複数の周波数の送受信信号をGaAs FETスイッチにより直接切り換える回路の場合には、アンテナとGaAsスイッチの間に静電サージ対策回路を取り入れる必要があるが、GaAsスイッチを静電サージから保護するためにはグランドに落ちるインダクタを5nH以下に設定する必要がある。しかしながら、アンテナトップに5nH以下のインダクタを接続した場合900MHz帯域~1.8GHz帯域までの広帯域での整合を取ることが困難になる。よって、従来の静電サージ対策回路はアンテナトップに使用することが出来なかった。

【0010】また、バリスタやツェナーダイオードを静電サージ対策部品としても使用できるが、この場合は端子間容量を大きくとる必要あり、信号ラインで使用すると挿入損失の劣化が避けられないため、高周波スイッチを備える高周波回路における静電サージ対策として使用することができなかった。

【0011】以上のことから、本発明は上述した従来技術での問題を解決し、広帯域で整合が取れると共にアンテナトップでの使用を可能とした静電サージ対策用のハイパスフィルタおよびこれを用いたマルチバンドアンテ 50

ナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール並びに通信装置を提供することを目的とする。

[0012]

【課題を解決するための手段】本発明は、入力端子および出力端子を有し、前記入力端子とグランドとの間に接続された第1のインダクタ、前記入力端子と前記出力端子との間に接続された第1の容量、前記出力端子に接続された第2のインダクタとグランドに接続された第2の容量とからなる直列共振回路を有するハイパスフィルタ、特に静電サージ対策用のハイパスフィルタである。また、ここで前記第2のインダクタと前記出力端子との間に第3のインダクタおよび第3の容量からなる並列共振回路を設けても良い。

【0013】本発明は、請求項1または2記載のハイパスフィルタの入力端子にアンテナを、また前記出力端子に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路のアンテナ端子を接続したことを特徴とするマルチバンドアンテナスイッチ回路である。

【0014】本発明は、請求項1または2記載のハイパスフィルタの出力端子にアンテナを、また前記入力端子に複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路のアンテナ端子を接続したことを特徴とするマルチバンドアンテナスイッチ回路である。

【0015】また本発明は、複数の周波数の信号を送受信端子へ切り換えを行うマルチバンドアンテナスイッチ回路において、前記スイッチ回路の受信端子と受信のSAWフィルタとの間に請求項1または2記載のハイパスフィルタを挿入したことを特徴とするマルチバンドアンテナスイッチ回路である。

【0016】本発明は、請求項1または2記載のハイパスフィルタ及び請求項3~5に記載のマルチバンドアンテナスイッチ回路を構成するインダクタおよび容量の一部を積層基板に内蔵し、前記アンテナスイッチ回路の一部を構成するスイッチ素子、抵抗、容量、インダクタおよびSAWフィルタなどのチップ部品を積層基板上に搭載したことを特徴とするマルチバンドアンテナスイッチ積層モジュールである。

40 【0017】また本発明は、前記請求項1~5のいずれかに記載の静電サージ用ハイパスフィルタ及びマルチバンドアンテナスイッチ回路、又は請求項6記載のマルチバンドアンテナスイッチ積層モジュールを用いた通信装置である。

[0018]

【発明の実施の形態】以下、本発明に係る静電サージ対 策用のハイパスフィルタ、およびこれを用いたマルチバ ンドアンテナスイッチ回路の実施形態について図面を参 照して説明する。

(実施例1)図1は本発明にかかる静電サージ対策用の

ハイパスフィルタ回路の一実施例である。図1においてインダクタL1は入力端子P1とグランドとの間に接続され、容量C1は入力端子P1と出力端子P2との間に挿入され、インダクタL2と容量C2からなる直列共振回路は出力端子P2とグランドとの間に接続されている。この場合、L1とC1の値を適宜選択することによって静電サージはグランドへ逃がし、高周波信号は低損失で伝達するようなハイパスフィルタが構成される。ここでL1は50nH以下、C1は10pF以下が望ましい。また、L2およびC2からなる直列共振回路は、その共振周波数が100MHz~500MHzの間に設定されるようにL、Cの値を設定する。この場合C2は10pF以上、L2は50nH以下が望ましい。これにより静電破壊で問題となる前記共振周波数帯での静電サージをグランドへ吸収することができ、静電サージ対策をより効率的に行うことが出来る。

5

【0019】実際の携帯端末で起こりうる静電サージによる破壊は、人体が帯電した状態で携帯端末のアンテナに接触した場合が想定される。この状況を実験的に再現する方法としてHuman Body Modelが一般的に用いられる。具体的には人体の帯電状況を図6に示すような等価回路で置き換え、容量Cに充電された電荷が、抵抗Rを介して被試験物に放電する装置を用いる。

【0020】Human Body Modelを容量C=150pF、抵抗R =330 Ωとした場合の放電サージ波形は図7のようになり、この波形をフーリエ変換し、放電サージ波形の周波数成分を求めると図8のようなスペクトルが得られる。この周波数スペクトルより人体からのサージ波形はDC~300MHzまでの周波数成分が支配的であり、静電サージ対策部品としてはDC~300MHzまでを除去でき、なおかつ高周波信号を低損失で伝送できるハイパスフィルタが理想的であることが推定できる。

【0021】そこで、図9(特開2001-18604 7号) および図10 (特開2001-44883号) に 示す従来技術の静電サージ対策回路と、図1に示した本 発明の静電サージ対策回路についてDC~2GHzまでの減衰 特性を測定した。図11に減衰特性を、図12に反射特 性をそれぞれ示す。特性比較として、通過させる信号は 図中△印で示す900MHz帯域、1800MHz帯域を想定し、図 12に示すようにそれぞれの帯域での反射特性V.S.W.R が1.5以下となるように設定した。図11の減衰特性よ り静電破壊で問題となる300MHz以下の周波数帯での減衰 量は、従来技術(図9、図10)の静電サージ対策回路 では5dB以下であるのに対し、本発明の静電サージ対策 回路(図1)では30dB以上であり、本発明の静電サージ 対策回路の方が25dB強の減衰量が確保できている。つま り静電サージ電圧に対して従来技術と比較すると25dB (17倍以上)の静電サージ除去効果が得られる。

【0022】 (実施例2) 次に、図2は本発明にかかる 静電サージ対策用のハイパスフィルタ回路の他の実施例 である。図2においてインダクタL1、L2、容量C1、C2の 役割は実施例1に示したものと同じであるが、容量C1と出力端子P2の間に容量C3およびインダクタL3から構成される並列共振回路が挿入されている点が実施例1と異なる。この並列共振回路は送信信号のN倍の周波数に減衰極を持つように設定することにより、アンテナから発信する高調波ノイズ信号を除去する働きをする。また、C3、L3の値を調整することにより静電サージ回路全体の整合が調整可能となり、より効果的である。

【0023】 (実施例3) 図3は本発明にかかる静電サ ージ対策用のハイパスフィルタを用いたトリプルバンド アンテナスイッチ回路の一実施例を示すブロック図であ る。この場合分波器DipはEGSM帯域(880~960 MHz)の 信号とDCS/PCS帯域(DCS:1710~1880MHz、PCS:1850~ 1990MHz) の信号とを分波合成する役割を担う。また、 スイッチ回路SW1はEGSM送信信号および受信信号の切り 換え、SW2はSP3T (Single Pole 3 Throw) スイッチ を用いてDCS/PCS送信信号、DCS受信信号、およびPCS受 信信号の切り換えをそれぞれ行う。ローパスフィルタLP F1はEGSM TX端子から入力される送信信号に含まれるN 次高調波歪を減衰する役割を担い、LPF2はDCS/PCS TX 端子から入力される送信信号に含まれるN次高調波歪を 減衰する役割を担う。SAWフィルタSAW1、SAW2、SAW3は それぞれEGSM受信信号、DCS受信信号、PCS受信信号に含 まれる受信帯域外のノイズを除去する役割を担う。

【0024】図3において、本発明の静電サージ対策回路はアンテナ端子ANTと分波器Dipの間に挿入され、アンテナ端子ANTから入力された静電サージをグランドへ吸収する役割を担う。したがって本発明の静電サージ対策回路により、スイッチ回路を構成するDIPダイオードスイッチ、あるいはGaAs FETスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。

【0025】また、点線枠内に示されるインダクタL3とコンデンサーC3で構成される並列共振回路はオプションで付加できる回路として示している(以下の実施例も同様)。この並列共振回路を設けた場合は、減衰極をDCS/PCS Txの2倍の周波数(3420MHz~3820MHz)に調整することにより、EGSM送信の4倍の周波数(3520MHz~3660MHz)も同時に減衰させることができるため、DCS/PCS送信の2倍減衰量、EGSM送信の4倍減衰量を同時に減衰させることができる。また並列共振回路L3、C3は整合回路としての機能も兼ね備えているため、アンテナスイッチ全体のマッチング調整用として有用である。

【0026】(実施例4)図4は本発明にかかる静電サージ対策用のハイパスフィルタをアンテナANTとGaAs FE Tスイッチの間に挿入した、トリプルバンドアンテナスイッチ回路の一実施例を示すブロック図である。この場合SP5T(Single Pole 5 Throw)スイッチはアンテナ端子から入出力された信号のうちEGSM送信信号、EGSM受

る。

信信号、DCS/PCS送信信号、DCS受信信号、およびPCS受信信号を所定の端子へ切り換えを行う。ローパスフィルタLPF1はEGSM TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担い、LPF2はDCS/PCS TX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担う。SAWフィルタSAW1、SAW2、SAW3 はそれぞれEGSM受信信号、DCS受信信号、PCS受信信号に含まれる受信帯域外のノイズを除去する役割を担う。

【0027】図4において、本発明の静電サージ対策回路はアンテナ端子とSP5Tスイッチの間に挿入され、アンテナから入力された静電サージをグランドへ吸収する。したがって本発明の静電サージ対策回路により、SP5Tスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。

【0028】(実施例5)図5は本発明にかかる静電サージ対策用のハイパスフィルタを用いた、トリプルバンドアンテナスイッチ回路の一実施例である。この場合SP3Tスイッチはアンテナ端子から入出力された信号のうちEGSM送信信号、DCS受信信号を分波器Dip1へ切り換え、DCS/PCS送信信号、EGSM受信信号を分波器Dip2へ切り換え、PCS受信信号をPCS受信のSAWへそれぞれ切り換えを行う。ローパスフィルタLPF1へはEGSMTX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担い、LPF2はDCS/PCSTX端子から入力される送信信号に含まれるN次高調波歪を減衰する役割を担う。SAWフィルタSAW1、SAW2、SAW3はそれぞれEGSM受信信号、DCS受信信号、PCS受信信号に含まれる受信帯域外のノイズを除去する役割を担う。分波器Dip1はLPF1およびSAW2に接続され、分波器Dip2はLPF2およびSAW1に接続される。

【0029】図5において、本発明の静電サージ対策回路はアンテナ端子ANTとSP3Tスイッチの間に挿入され、アンテナから入力された静電サージをグランドへ吸収する。したがって本発明の静電サージ対策回路により、SP3Tスイッチ、受信のSAWフィルタ、送信端子に接続されるパワーアンプ、受信端子に接続されるローノイズアンプなどの回路を静電サージから保護することが出来る。また本実施例で用いたSP3Tスイッチは回路規模がSP5Tよりも小規模であるため、実施例4で示したSP5Tスイッチを用いた高周波アンテナスイッチモジュールよりも小型化、低コスト化が可能であるという特徴がある。

【0030】(実施例6)本発明における静電サージ対策用のハイパスフィルタおよびアンテナスイッチ回路を構成インダクタや容量の一部は誘電体積層基板に内蔵可能であり、他方静電サージ対策回路を構成する一部の容量、インダクタ、スイッチ回路として用いたPINダイオードスイッチ素子やGaAs FETスイッチ素子、抵抗、容量、チョークコイルなどのチップ部品を前記誘電体積層基板上に搭載することにより、小型で安価なマルチバンドアンテナスイッチ積層モジュール複合部品が得られ

【0031】例えば、図5のブロック図で示されるアンテナスイッチ回路モジュールを積層体で一体構成した複合部品の斜視図を図13に示した。図示しないが積層体の内部にはダイプレクサDipl、Dip2、ローパスフィルタLPF1、LPF2および静電サージ対策用ハイパスフィルタ回路を構成するインダクタおよび容量が複数の層に分けられて印刷されて形成されており小型化軽量化が可能となる。一方、積層体1の上にはSP3T GaAs FETスイッチ

2、SAWフィルタ3、チップインダクタ4、チップコンデンサ5がそれぞれ搭載されている。

【0032】また、本実施例では積層基板は950℃以下の低温焼成が可能なセラミック誘電材料(LTCC)を用いており、焼成前のセラミックグリーンシートは伝送線路、容量を形成しやすいように、シート厚みが40~200μmのものを使用した。このセラミックグリーンシートを複数積層し、個片にカットし側面電極を印刷した後に、950℃で焼成することにより、アンテナスイッチ積層モジュール複合部品の積層体が得られる。さらに、得られた積層体上にSP3T GaAs FETスイッチ、チップインダクタ、チップコンデンサを実装することにより、小型でかつ静電サージ対策の施されたアンテナスイッチ積層モジュール複合部品が得られる。

【0033】(その他の実施例)以上の実施例では静電サージ対策回路をアンテナトップに接続する場合を想定しているが、本発明の静電サージ対策回路は900MHz~2GHzまで十分広い帯域で整合がとれると言う特徴があり、アンテナトップだけでなく複数の場所に挿入することが可能である。例えば図17のブロック図を例にとり示すと、①Dip-SW1間 ②Dip-SW2間 ③SW1-LPF1間 ④SW1-SAW1間⑤SW2-LPF2間 ⑥SW2-SAW2間 ⑦SW2-SAW3間およびこれら①~⑦を組み合わせた位置に設けることが出来る。

【0034】また、以上の実施例ではEGSM、DCS、PCSに対応した、マルチバンドアンテナスイッチ回路について述べたが、これ以外にもW-CDMA帯域(1920MHz~2170MHz)、PDC800帯域(810~960MHz)、DAMPS(824~849MHz)、GPS帯域(1575.42MHz)、PHS帯域(1895~1920MHz)、Bluetooth帯域(2400~2484MHz)や、米国で普及が見込まれるCDMA2000、中国で普及が見込まれるTD-SCDMAなどの場合も同様の効果が期待できる。したがって、本発明によれば高調波発生量を抑制した、デュアルバンド、3バンド、4バンド、5バンド等のマルチモードマルチバンドのアンテナスイッチ回路が得られ、これらの機能を積層体内に集約することが出来る。そして、このような積層体モジュールを用いた携帯電話などの通信機器は小型で低消費電力化が可能となる。

[0035]

【発明の効果】本発明の静電サージ対策回路を用いることにより、アンテナ端子からの静電サージをグランドに

逃がし、かつ広範囲の周波数帯に対して静電サージを吸 収し、より完全に静電破壊対策ができる。そして、マル チバンドアンテナスイッチ回路を構成するDIPダイオー ドスイッチ、あるいはGaAs FETスイッチ、受信のSAWフ ィルタ、送信端子に接続されるパワーアンプ、受信端子 に接続されるローノイズアンプなどの回路を静電サージ から保護することが可能となり、これら後段の高周波電 子部品を破壊することがない。さらに分波器とスイッチ 回路の伝送線路および容量の一部を積層基板に内蔵し一 体化するため、分波器とスイッチ回路との配線も積層基 10 板の表面又は内部に形成され、配線による損失を低減 し、また両者間の整合調整が容易となる。一方でスイッ チ素子、抵抗、容量およびインダクタなどのチップ部品 は積層基板上に搭載するので、静電サージ対策回路を内 蔵一体化した小型で高性能なアンテナスイッチ積層モジ ュール複合部品が得られる。また、これらのマルチバン ドアンテナスイッチ回路、又はマルチバンドアンテナス

【図面の簡単な説明】

の小型化と低消費電力仕様となる。

【図1】 本発明の静電サージ対策用のハイパスフィルタの一実施例を示す図である。

イッチ積層モジュール複合部品を用いた通信装置は装置

【図2】 本発明の静電サージ対策用のハイパスフィルタの他の実施例を示す図である。

【図3】 本発明のマルチバンドアンテナスイッチ回路 の一実施例を示すブロック図である。

【図4】 本発明のマルチバンドアンテナスイッチ回路 の他の実施例を示すブロック図である。

【図5】 本発明のマルチバンドアンテナスイッチ回路 のさらに他の実施例を示すブロック図である。

【図6】 静電サージを再現するHuman Body Model試験機の等価回路図である。

【図7】 静電サージ電圧波形を示す図である。

【図8】 静電サージ波形の周波数スペクトルを示す図である。

【図9】 従来の静電サージ対策回路の一例を示す図である。

【図10】 従来の静電サージ対策回路の他の一例を示す図である。

*【図11】 従来の静電サージ対策回路と本発明の静電 サージ対策回路の減衰特性を示す図である。

【図12】 従来の静電サージ対策回路と本発明の静電サージ対策回路の反射特性を示す図である。

【図13】 本発明の静電サージ対策回路を内蔵したマルチバンドアンテナスイッチ積層モジュール複合部品の 斜視図である。

【図14】 従来技術による静電サージ対策回路を内蔵 したPINダイオードスイッチの等価回路図である。

0 【図15】 従来技術による静電サージ対策回路を内蔵 したアンテナスイッチ回路モジュールの等価回路図であ る。

【図16】 従来技術によるトリプルバンドアンテナス イッチ回路のブロック図の一例である。

【図17】 従来技術によるトリプルバンドアンテナス イッチ回路のブロック図の他の一例である。

【符号の説明】

ANT:アンテナ端子

P1:入力端子

20

P 2 : 出力端子

TX、TX1、TX2:送信端子

RX、RX1、RX2:受信端子

VC、VC1、VC2:コントロール電源端子

Vs:静電サージ電圧印加用電源

Dip、Dip1、Dip2:ダイプレクサ

LPF1、LPF2:ローパスフィルタ

SW、SW1、SW2:スイッチ回路

SAW、SAW1、SAW2、SAW3:SAWフィルタ

30 L、L1~L9: 伝送線路、インダクタまたはチョーク コイル

C、C1~C11:容量

D、D1~D4:PINダイオード

R、R1、R2:抵抗

1:積層誘電体


2:SP3T GaAs FETスイッチ


3: SAWフィルタ


4:チップインダクタ


5:チップコンデンサ


[図1] [図2] [図3]











フロントページの続き

Dlp2

(72) 発明者 横内 智

鳥取県鳥取市南栄町70番地2号 日立金属 株式会社鳥取工場内

D4

R2

F ターム(参考) 5J024 AA01 BA01 BA11 BA19 CA02 CA03 CA10 EA02 5K011 DA02 DA21 DA27 EA01 JA01 KA04